中部大学附属三浦記念図書館

Verilog HDLで学ぶコンピュータアーキテクチャ

浅川毅, 四柳浩之, 土屋秀和共著. -- コロナ社, 2024. <TB00333392>
登録タグ:
登録されているタグはありません
書誌URL:

所蔵一覧 1件~1件(全1件)

No. 巻号 所蔵館 配置場所 請求記号 資料ID 禁帯出区分 状態 返却予定日 予約
0001 図書館 3F/和図書5 548.2/A 84 20240000154     0件
No. 0001
巻号
所蔵館 図書館
配置場所 3F/和図書5
請求記号 548.2/A 84
資料ID 20240000154
禁帯出区分  
状態  
返却予定日
予約 0件

書誌詳細

標題および責任表示 Verilog HDLで学ぶコンピュータアーキテクチャ / 浅川毅, 四柳浩之, 土屋秀和共著
Verilog HDL デ マナブ コンピュータ アーキテクチャ
出版・頒布事項 東京 : コロナ社 , 2024.2
形態事項 vi, 191p : 挿図 ; 21cm
巻号情報
ISBN 9784339029406
その他の標題 奥付タイトル:Computer architecture with Verilog HDL
注記 引用・参考文献: p[188]
学情ID BD05575752
本文言語コード 日本語
著者標目リンク 浅川, 毅||アサカワ, タケシ <AU00057337>
著者標目リンク 四柳, 浩之 (1970-)||ヨツヤナギ, ヒロユキ <AU00119283>
著者標目リンク 土屋, 秀和||ツチヤ, ヒデカズ <AU00119284>
分類標目 情報工学 NDC9:548.2
分類標目 情報工学 NDC10:548.2
分類標目 科学技術 NDLC:M154
件名標目等 コンピュータ||コンピュータ
件名標目等 コンピュータ||コンピュータ
件名標目等 回路設計||カイロ セッケイ